Especificaciones finales de la memoria DDR5

Publicado en 'Memorias' por Joshua Tree, 15 Jul 2020.





  1. Joshua Tree

    Joshua Tree Miembro diamante

    Registro:
    5 Jun 2014
    Mensajes:
    15,726
    Likes:
    2,525
    Temas:
    30




    Marcando un hito importante en el desarrollo de la memoria para PC, hoy la Asociación de Tecnología de Estado Sólido de JEDEC ha lanzando la especificación final para su próximo estándar de memoria principal: DDR5 SDRAM. La última versión del estándar DDR que ha estado manejando PC, Servidores y todo lo demás desde finales de los años 90, DDR5 una vez más amplía las capacidades de la memoria DDR, duplicando las velocidades máximas de memoria al tiempo que aumenta enormemente los tamaños de memoria. Se espera hardware basado en el nuevo estándar el próximo año (2021), la adopción comenzará a nivel de servidores antes de llegar a las PC clientes y otros dispositivos más adelante.

    Su lanzamiento había sido planeado en el 2018, el lanzamiento de hoy de la especificación DDR5 pone las cosas un poco por detrás de la programación original del JEDEC, pero no disminuye la importancia de la nueva especificación de memoria. Al igual que todas las iteraciones de DDR anteriores, el enfoque principal para DDR5 es una vez más mejorar la densidad de la memoria y las velocidades. JEDEC está buscando duplicar ambos, con velocidades de memoria máximas configuradas para alcanzar al menos 6.4Gb/s, mientras que la capacidad de un LRDIMM único y compacto podrá llegar a 2TB. Mientras tanto, hay varios cambios más pequeños para apoyar estos objetivos o para simplificar ciertos aspectos del ecosistema, como los reguladores de voltaje en DIMM y el ECC en matriz.

    Volviéndose más grande: memoria más densa y apilamiento de troqueles

    Iniciamos con un breve vistazo a la capacidad y la densidad, ya que este es el cambio más directo al estándar en comparación con DDR4. Diseñado para abarcar varios años (si no más), DDR5 permitirá chips de memoria individuales de hasta 64 Gb de densidad, que es 4 veces más alta que la densidad máxima de 16 Gb del DDR4. Combinado con el apilamiento de troqueles, que permite apilar hasta 16 troqueles como un solo chip, un LRDIMM de 40 elementos puede alcanzar una capacidad de memoria efectiva de 4TB. O para el DIMM sin buffer más humilde, esto significaría que eventualmente veremos que las capacidades del DIMM alcanzan los 128 GB para su configuración típica de doble rango (Dual Rank).

    Por supuesto, las capacidades máximas de la especificación DDR5 están pensadas para más adelante en la vida útil del estándar, cuando la fabricación de chips alcanza lo que la especificación puede permitir. Para empezar, los fabricantes de memoria utilizarán los chips de 8 Gb y 16 Gb de densidades alcanzables de hoy para construir sus DIMM. Entonces, aunque las mejoras de velocidad del DDR5 serán bastante inmediatas, las mejoras de capacidad serán más graduales a medida que mejoren las densidades de fabricación.

    Ir más rápido: un DIMM, dos canales (más pequeños)

    La otra mitad de la historia de DDR5 trata una vez más de aumentar el ancho de banda de la memoria. Todos quieren más rendimiento (especialmente con el aumento de las capacidades DIMM), y como era de esperar, aquí es donde se puso mucho trabajo en la especificación para que esto suceda.

    Para DDR5, JEDEC está buscando comenzar las cosas mucho más agresivamente de lo normal para una especificación de memoria DDR. Por lo general, un nuevo estándar se inicia desde donde comenzó el último, como con la transición de DDR3 a DDR4, donde DDR3 se detuvo oficialmente a 1.6Gb/s y DDR4 comenzó desde allí. Sin embargo, para DDR5, JEDEC apunta mucho más alto, y el grupo espera lanzar a 4.8Gb/s, un 50% más rápido que la velocidad máxima oficial de 3.2Gb/s de DDR4. En los años posteriores, la versión actual de la especificación permite velocidades de datos de hasta 6.4Gb/s, duplicando el pico oficial del DDR4.

    Por supuesto, los entusiastas astutos notarán que DDR4 ya supera el máximo oficial de 3.2Gb/s (a veces muy por encima), y es probable que DDR5 finalmente tome una ruta similar. El objetivo subyacente, independientemente de las cifras específicas, es duplicar la cantidad de ancho de banda disponible hoy en día desde un solo DIMM. Así que no se sorprenda si SK Hynix realmente logra su objetivo de DDR5-8400 a finales de esta década.

    Para respaldar estos objetivos de velocidad hay cambios tanto en el DIMM como en el bus de memoria para alimentar y transportar tantos datos por ciclo de reloj. El gran desafío, como siempre para las velocidades DRAM, proviene de la falta de progreso en las tasas de reloj de núcleo DRAM. La lógica dedicada todavía se está acelerando, y los buses de memoria también se están acelerando, pero la DRAM basada en condensadores y transistores que sustenta la memoria moderna aún no puede alcanzar más de unos cientos de megahercios. Entonces, para obtener más de un dado DRAM, para mantener la ilusión de que la memoria misma se está volviendo más rápida y alimentar los buses de memoria realmente más rápidos, se ha requerido más y más paralelismo. DDR5 por su parte sube la apuesta una vez más.

    [​IMG]

    El gran cambio aquí es que, similar a lo que hemos visto en otros estándares como LPDDR4 y GDDR6, un solo DIMM se divide en 2 canales. En lugar de un canal de datos de 64 bits por DIMM, DDR5 ofrecerá dos canales de datos independientes de 32 bits por DIMM (o 40 bits al factorizar en ECC). Mientras tanto, la longitud de ráfaga para cada canal se duplica de 8 bytes (BL8) a 16 bytes (BL16), lo que significa que cada canal entregará 64 bytes por operación. En comparación con un DIMM DDR4, entonces, un DIMM DDR5 que se ejecuta al doble de la velocidad de memoria nominal (velocidades de núcleo idénticas) entregará dos operaciones de 64 bytes en el tiempo que toma un DIMM DDR4 para entregar uno, duplicando el ancho de banda efectivo.

    En general, 64 bytes sigue siendo el número mágico para las operaciones de memoria, ya que este es el tamaño de una línea de caché estándar. Una longitud de ráfaga más grande en la memoria de estilo DDR4 habría resultado en operaciones de 128 bytes, que es demasiado grande para una sola línea de caché, y en el mejor de los casos, habría resultado en pérdidas de eficiencia / utilización si un controlador de memoria no quisiera el valor de dos líneas de datos secuenciales. En comparación, dado que los dos canales de DDR5 son independientes, un controlador de memoria puede solicitar 64 bytes de ubicaciones separadas, lo que lo hace mejor para el funcionamiento de los procesadores y evita la penalización de utilización.

    El impacto neto para una PC de escritorio estándar sería que, en lugar del paradigma DDR4 actual de dos DIMM que llenan dos canales para una configuración de 2x64 bits, un sistema DDR5 se comportará funcionalmente como una configuración de 4x32 bits. La memoria todavía se instalará en pares, no volveremos a los días de instalar SIMM de 32 bits, pero ahora la configuración mínima es para dos de los canales más pequeños de DDR5.

    Este cambio estructural también tiene algunos efectos secundarios en otros lugares, particularmente para maximizar el uso en estos canales más pequeños. DDR5 presenta una función de actualización bancaria más fina, que permitirá que algunos bancos se actualicen mientras otros están en uso. Esto elimina la renovación necesaria (recarga de condensadores) antes, manteniendo latencias bajo control y haciendo que los bancos no utilizados estén disponibles antes. El número máximo de grupos de bancos también se duplicará de 4 a 8, lo que ayudará a mitigar la penalización de rendimiento del acceso secuencial a la memoria.

    Servicio rápido del bus: ecualización de retroalimentación de decisiones

    En contraste, encontrar formas de aumentar la cantidad de paralelización dentro de un DRAM DIMM, aumentar la velocidad del bus es más simple y más difícil: la idea es simple en concepto y más difícil en la ejecución. Al final del día para duplicar las velocidades de memoria de DDR, el bus de memoria de DDR5 debe funcionar al doble de la velocidad de DDR4.

    Hay varios cambios en DDR5 para que esto suceda, pero sorprendentemente, no hay cambios masivos y fundamentales en el bus de memoria, como QDR o señalización diferencial. En cambio, JEDEC y sus miembros han sido capaces de alcanzar sus objetivos con una versión ligeramente modificada del bus DDR4, aunque tiene que funcionar con tolerancias más estrictas.

    [​IMG]

    El impulsor clave aquí es la introducción de la ecualización de retroalimentación de decisión (DFE). A un nivel muy alto, DFE es un medio para reducir la interferencia entre símbolos mediante el uso de la retroalimentación del receptor del bus de memoria para proporcionar una mejor ecualización. Y una mejor ecualización, a su vez, permite una señalización más limpia necesaria para que el bus de memoria DDR5 funcione a velocidades de transferencia más altas sin que todo salga de los rieles. Mientras tanto, esto se ve ayudado por varios cambios más pequeños en el estándar, como la adición de modos de entrenamiento nuevos y mejorados para ayudar a los DIMM y los controladores a compensar las diferencias de temporización a lo largo del bus de memoria.

    Seguir leyendo.

    Observación
    Gb: Gigabit o Gbit​
     
    A MaycolFG, KennStrella y Apsk les gustó este mensaje.


  2. matias331

    matias331 Miembro maestro

    Registro:
    8 May 2012
    Mensajes:
    614
    Likes:
    169
    Temas:
    34
    Considerando las capacidades de los SSD MVNpcie en tamaños mas pequeños que los de la memoria RAM, no creo que se necesite mucho para hacer memorias RAM de 64G........quizá a futuro el micro consulte directamente en el SSD y ya no se use RAM.

    La compañía japonesa Kioxia —la antigua Toshiba Memory— parece estar a punto de revolucionar la industria del almacenamiento de datos, con el desarrollo de su nueva unidad de estado sólido (SSD) con forma de oblea y capacidad para guardar un mínimo de 50 TB. En comparación con las capacidades actuales de unos 8 TB, los beneficios resaltan por sí solos en el contexto de la creciente necesidad de un almacenamiento mayor y mejor rendimiento.

    La nueva SSD fue presentada en el Simposio 2020 sobre Tecnología y Circuitos VLSI a mediados del mes pasado. Su mayor capacidad y menor coste se explica por la idea de Kioxia de parar la fabricación convencional de las unidades SSD en su primer paso: sin dividir las obleas o láminas de silicio en pequeños chips, sin empaquetarlos ni insertar en placas antes de componer el disco SSD.

    Al saltarse estos pasos, queda una oblea que mediante el aumento de las conexiones y los chips se convierte en un disco SSD redondo del tamaño de un disco de vinilo (LP) con mejores prestaciones y a un precio menor.

    Cabe mencionar que el tamaño de estas nuevas SSD hace que sean aplicables, de momento, solo para servidores o centros de datos profesionales. Desde Kioxia han indicado que no se trata de un prototipo, sino de un producto que estará a la venta en breve.

    Si te ha gustado, ¡compártelo con tus amigos!
     
  3. Joshua Tree

    Joshua Tree Miembro diamante

    Registro:
    5 Jun 2014
    Mensajes:
    15,726
    Likes:
    2,525
    Temas:
    30
    ¿Cuál es el enlace de la noticia?
     
  4. khikhear

    khikhear Miembro diamante

    Registro:
    16 Ene 2010
    Mensajes:
    17,142
    Likes:
    2,147
    Temas:
    24
    El precio que se lanzará no quiero imaginarlo..
    Pienso que deben fabricar a partir de 8gb en adelante, por lo que hoy en día 4gb queda corto en el sistema básico.
     
    A MaycolFG le gustó este mensaje.
  5. matias331

    matias331 Miembro maestro

    Registro:
    8 May 2012
    Mensajes:
    614
    Likes:
    169
    Temas:
    34
    lo vi en Sputnick mundo.......